1. Kondisi [kembali]
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=0, B2=don't care, B3=don't care, B4=don't care, B5=don't care, B6=don't care
2. Gambar rangkaian simulasi [kembali]
3. Video simulasi [kembali]
4. Prinsip kerja rangkaian [kembali]
Prinsip kerja rangkaian J-K flip flop yaitu jika saat input J dan K berlogika 0, kemudian dipicu clocknya maka outputnya tidak berubah (tetap). Sedangkan saat input J dan K berlogika 1 dan dipicu clocknya, outputnya akan berpindah pada keadaan lawan (toggle). Jika input J berlogika 1 dan K berlogika 0 dan clock dipicu, maka outputnya Q berlogika 1, sebaliknya jika input J berlogika 0 dan K berlogika 1 dan clock dipicu, maka outputnya Q berlogika 0. untuk input reset dan set nya itu memberikan output yang berlawanan. pada input set ketika dipicu akan membuat output Q berlogika 1 sedangkan input reset membuat output Q berlogika 0. Rangkaian J-K flip flop ini dibangun dari rangkaian dasar SR flip flop dengan menambahkan dua gerbang AND dan rangkaian diferensiator pembentuk denyut pulsa clock (ck).
Prinsip kerja rangkaian D flip flop yaitu jika input D berlogika 1 dan clock dipicu, maka output Q berlogika 1. Sebaliknya jika input D berlogika 0 dan clock dipicu, maka output Q berlogika 0. untuk input set dan reset nya sama seperti J-K flip flop. Rangkaian D flip flop ini merupakan pengembangan dari SR flip flop yang mana kondisi output terlarang pada D flip flop tidak dapat terjadi.
5. Link download [kembali]
Tidak ada komentar:
Posting Komentar